Docket No.: 67161-076

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of : Customer Number: 20277

Mitsunori TSUJINO, et al. : Confirmation Number:

•

Serial No.: : Group Art Unit:

Filed: August 26, 2003 : Examiner:

For: SEMICONDUCTOR DEVICE UNLIKELY TO MAKE INCORRECT DETERMINATION OF FUSE

SHOW

CLAIM OF PRIORITY AND TRANSMITTAL OF CERTIFIED PRIORITY DOCUMENT

Mail Stop CPD Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

In accordance with the provisions of 35 U.S.C. 119, Applicants hereby claims the priority of:

Japanese Patent Application No. JP2003-055262, Filed on March 3, 2003

cited in the Declaration of the present application. A certified copy is submitted herewith.

Respectfully submitted,

MCDERMOTT, WILL & EMERY

Stephen A. Becker Registration No. 26,527

600 13th Street, N.W. Washington, DC 20005-3096 (202) 756-8000 SAB:gav Facsimile: (202) 756-8087

Date: August 26, 2003

67161-076 Mitsunori TsuJINO, et al. August 26, 2003

日本国特許庁 JAPAN PATENT OFFICE McDermott, Will & Emery

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2003年 3月 3日

出 願 番 号

Application Number:

特願2003-055262

[ST.10/C]:

[JP2003-055262]

出 願 人
Applicant(s):

三菱電機株式会社

2003年 3月28日

特 許 庁 長 官 Commissioner, Japan Patent Office



特2003-055262

【書類名】

特許願

•【整理番号】

542810JP01

【提出日】

平成15年 3月 3日

- 【あて先】

特許庁長官殿

【国際特許分類】

G11C 29/00

H01L 21/82

G11C 11/34

【発明者】

【住所又は居所】

東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】

辻野 光紀

【発明者】

【住所又は居所】

東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】

三木 武夫

【特許出願人】

【識別番号】

000006013

【氏名又は名称】

三菱電機株式会社

【代理人】

【識別番号】

100064746

【弁理士】

【氏名又は名称】 深見 久郎

【選任した代理人】

【識別番号】 100085132

【弁理士】

【氏名又は名称】 森田 俊雄

【選任した代理人】

【識別番号】 100083703

【弁理士】

【氏名又は名称】 仲村 義平

・【選任した代理人】

【識別番号】 100096781

【弁理士】

【氏名又は名称】 堀井 豊

【選任した代理人】

【識別番号】 100098316

【弁理士】

【氏名又は名称】 野田 久登

【選任した代理人】

【識別番号】 100109162

【弁理士】

【氏名又は名称】 酒井 將行

【手数料の表示】

【予納台帳番号】 008693

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要

【書類名】 明細書

・【発明の名称】 半導体装置

【特許請求の範囲】

【請求項1】 第1の内部ノードを第1の制御信号に応じて第1の電源電位が与えられる第1の電源ノードに接続する第1の接続回路と、

前記第1の電源電位とは異なる第2の電源電位が与えられる第2の電源ノードと前記第1の内部ノードとを結ぶ経路上に設けられ、不揮発的に導通状態を記憶する第1のヒューズ素子と、

前記第1の内部ノードの電位に応じた論理値を保持する第1のラッチ回路とを 備え、

前記第1のラッチ回路は、

前記第1の内部ノードに入力が接続される第1のインバータと、

前記第1のインバータの出力に応じて前記第1の内部ノードを前記第1の電源 電位に駆動する第1のドライバ回路とを含み、

前記第1のドライバ回路は、第2の制御信号に応じて駆動力が変化する、半導体装置。

【請求項2】 前記第1のドライバ回路は、

前記第1のインバータの出力に応じて前記第1の内部ノードを前記第1の電源 電位に結合する第1の電界効果型トランジスタと、

前記第2の制御信号の活性時でかつ前記第1の電界効果型トランジスタの導通時に前記第1の内部ノードを前記第1の電源電位に結合する追加接続回路とを含む、請求項1に記載の半導体装置。

【請求項3】 前記第1のドライバ回路は、

前記第2の制御信号に応じて選択され、前記第1のインバータの出力に応じて 前記第1の内部ノードを前記第1の電源電位に結合する第1の電界効果型トラン ジスタと、

前記第2の制御信号に応じて前記第1の電界効果型トランジスタと相補的に選択され、前記第1のインバータの出力に応じて前記第1の内部ノードを前記第1の電源電位に結合する第2の電界効果型トランジスタとを含む、請求項1に記載

の半導体装置。

【請求項4】 前記半導体装置は、

第2の内部ノードを一時的に前記第1の電源ノードに接続する第2の接続回路 - と、

前記第2の電源ノードと前記第2の内部ノードとを結ぶ経路上に設けられ、不 揮発的に導通状態を記憶する第2のヒューズ素子と、

前記第2の内部ノードの電位に応じた論理値を保持する第2のラッチ回路とを さらに備え、

前記第2のラッチ回路は、

前記第2の内部ノードに入力が接続される第2のインバータと、

前記第2のインバータの出力に応じて前記第2の内部ノードを前記第1の電源 電位に駆動する第2のドライバ回路とを含み、

前記第2のドライバ回路は、前記第2の制御信号に応じて駆動力が変化し、 前記半導体装置は、

前記第1、第2のドライバ回路に対して、前記第2の制御信号に応じて追加して駆動電流を供給する電流供給回路をさらに備える、請求項1に記載の半導体装置。

【請求項5】 第1の内部ノードを第1の制御信号に応じて第1の電源電位が与えられる第1の電源ノードに接続する第1の接続回路と、

前記第1の内部ノードの電位に応じた論理値を保持する第1のラッチ回路と、

前記第1の電源電位とは異なる第2の電源電位が与えられる第2の電源ノードと前記第1の内部ノードとを結ぶ経路上に設けられ、不揮発的に導通状態を記憶する第1のヒューズ素子と、

前記第1の内部ノードと前記第2の電源ノードとの間に前記第1のヒューズ素子と直列に設けられ、第2の制御信号に応じて抵抗値が変化する第2の接続回路とを備える、半導体装置。

【請求項6】 前記第2の接続回路は、

互いに並列接続される複数の電界効果型トランジスタを含み、

前記複数の電界効果型トランジスタのうちの少なくとも1つのゲートは、前記

第2の制御信号に応じて前記複数の電界効果型トランジスタのうちの他のゲート ・とは異なる電位に制御される、請求項5に記載の半導体装置。

【請求項7】 前記第2の接続回路は、

前記第2の制御信号に応じて出力電圧が変化する電圧発生回路と、

前記電圧発生回路の出力をゲートに受け、前記第1の内部ノードと前記第2の電源ノードとの間に前記第1のヒューズ素子と直列に設けられる電界効果型トランジスタとを含む、請求項5に記載の半導体装置。

【請求項8】 前記第2の接続回路は、第2の内部ノードと前記第2の電源 ノードとの間に接続され、

前記半導体装置は、

第3の内部ノードを一時的に前記第1の電源ノードに接続する第3の接続回路 と、

前記第3の内部ノードの電位に応じた論理値を保持する第2のラッチ回路と、 前記第2の内部ノードと前記第3の内部ノードとを結ぶ経路上に設けられ、不 揮発的に導通状態を記憶する第2のヒューズ素子とをさらに備える、請求項5に 記載の半導体装置。

【請求項9】 第1の電源電位に初期設定される入力ノードの電位に応じた 論理値を保持するラッチ回路と、

前記第1の電源電位とは異なる第2の電源電位が与えられる電源ノードと内部 ノードとを結ぶ経路上に設けられ、不揮発的に導通状態を記憶するヒューズ素子 と、

ウインドウパルスによって指定される期間に前記内部ノードを前記入力ノード に接続する接続回路と、

制御信号に応じて前記ウインドウパルスのパルス幅を変えるパルス発生回路と を備える、半導体装置。

【請求項10】 前記制御信号を入力する端子をさらに備える、請求項9に 記載の半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

・ この発明は、半導体装置に関し、より特定的には、たとえば大容量のダイナミックランダムアクセスメモリ(DRAM)において、不良メモリセルと予備セル - との置換を指定するためなどに用いられるヒューズ素子を備えた半導体装置に関する。

[0002]

【従来の技術】

大容量のDRAMでは、すべてのメモリセルに全く欠陥のない完全な良品をえることはきわめて困難である。このため、一般的にはメモリセルアレイに予備メモリセルを設けておき、欠陥部分を置換えて良品にする冗長構成が採用されている。

[0003]

特許文献1 (特開2001-210093号公報)には、不良部分のアドレスに対応するヒューズ部をレーザー光線で切断することにより不良部分の回路を切り離し、代わりに予備部分を動作させるというレーザートリミング方式で用いられるリペア信号発生回路について記載されている。

[0004]

【特許文献1】

特開2001-210093号公報

[0005]

【発明が解決しようとする課題】

レーザー光線によるヒューズの切断が不十分である場合があり、内部回路がヒューズは切れていないと認識を誤り予備部分への置換動作が行なわれなくなったり、全く関係無いアドレスに対応するメモリセルの置換が行なわれてしまったりという不具合が生ずる。

[0006]

ヒューズの切断状態が不完全で一定値以上の電流が流れる場合には、常に安定 して誤動作をするため、出荷前のテストで容易に取り除くことができる。しかし 、切断部に微小な残り部分がある場合には、動作タイミング、動作温度等複雑な 動作要因の影響を受けて、ヒューズが切れていると認識されたり切れていないと
・認識されたりして不安定な動作をする恐れがある。このような不安定動作をする
・チップを除外するのは困難であり、テスト条件等に工夫が要求されていた。

- [0007]

また、微小な残り部分があることによる置換の誤りにより製造歩留まりが悪化 するという問題点もあった。

[0008]

本発明の目的は、ヒューズの切断の認識誤りを起こしにくい半導体装置を提供することである。

[0009]

【課題を解決するための手段】

この発明は、要約すれば、半導体装置であって、第1の接続回路と、第1のヒューズ素子と、第1のラッチ回路とを備える。第1の接続回路は、第1の内部ノードを第1の制御信号に応じて第1の電源電位が与えられる第1の電源ノードに接続する。第1のヒューズ素子は、第1の電源電位とは異なる第2の電源電位が与えられる第2の電源ノードと第1の内部ノードとを結ぶ経路上に設けられ、不揮発的に導通状態を記憶する。第1のラッチ回路は、第1の内部ノードの電位に応じた論理値を保持する。第1のラッチ回路は、第1の内部ノードに入力が接続される第1のインバータと、第1のインバータの出力に応じて第1の内部ノードを第1の電源電位に駆動する第1のドライバ回路とを含む。第1のドライバ回路は、第2の制御信号に応じて駆動力が変化する。

[0010]

この発明の他の局面に従うと、半導体装置であって、第1の接続回路と、第1のラッチ回路と、第1のヒューズ素子と、第2の接続回路とを備える。第1の接続回路は、第1の内部ノードを第1の制御信号に応じて第1の電源電位が与えられる第1の電源ノードに接続する。第1のラッチ回路は、第1の内部ノードの電位に応じた論理値を保持する。第1のヒューズ素子は、第1の電源電位とは異なる第2の電源電位が与えられる第2の電源ノードと第1の内部ノードとを結ぶ経路上に設けられ、不揮発的に導通状態を記憶する。第2の接続回路は、第1の内

部ノードと第2の電源ノードとの間に第1のヒューズ素子と直列に設けられ、第・2の制御信号に応じて抵抗値が変化する。

[0011]

・ この発明のさらに他の局面に従うと、半導体装置であって、ラッチ回路と、ヒューズ素子と、接続回路と、パルス発生回路とを備える。ラッチ回路は、第1の電源電位に初期設定される入力ノードの電位に応じた論理値を保持する。ヒューズ素子は、第1の電源電位とは異なる第2の電源電位が与えられる電源ノードと内部ノードとを結ぶ経路上に設けられ、不揮発的に導通状態を記憶する。接続回路は、ウインドウパルスによって指定される期間に内部ノードを入力ノードに接続する。パルス発生回路は、制御信号に応じてウインドウパルスのパルス幅を変える。

[0012]

【発明の実施の形態】

以下において、本発明の実施の形態について図面を参照して詳しく説明する。 なお、図中同一符号を同一または相当部分を示す。

[0013]

[実施の形態1]

図1は、本発明の半導体装置2の構成を示した概略ブロック図である。本明細書では、本発明の半導体装置の例示としてメモリアレイを備える半導体記憶装置を説明する。

[0014]

図1を参照して、半導体装置2は、行列状に配列される複数のメモリセルMCを有するメモリブロック16.0~16.3を備える。メモリブロック16.0~16.3は、メモリセルアレイが4分割された領域であり、ロウアドレスのうちのRAO~RA8よりも上位の所定の2ビットによってそのうち1つが選択される。

[0015]

図1では、説明の簡単のため、メモリブロック16.0~16.3の各々に、 512行、128列に配列される正規のメモリセルに加えて、歩留りを向上する ための予備のメモリセル1列を含む構成が示される。ただし、実際には、正規の・メモリセルはさらに多くの行および列にわたって配列され、また予備のメモリセルが複数列設けられる場合も多い。また、図1では、1つの入出力端子が示されているが、実際には4、8、16個のいずれかの入出力端子が設けられており、入出力端子ごとに図示したような構成が設けられる。

[0016]

半導体装置 2 は、さらに、アドレス信号 ADD、クロック信号 CLK、制御信号 EXT ZRAS, EXT ZCAS, / WE, / CS, CKE を受けて内部制御信号 CDE, CADE、コラムアドレス CAO \sim CA7、ロウアドレス RAO \sim RA8、信号 RASORX およびモード信号 TMS I Gを出力する制御 回路 8 を含む。制御 回路 8 は、半導体装置 2 の動作モードを保持するモードレジス 4 9 を含む。なお、ここで信号名に付された"Z"や"/"は、反転を示す。

[0017]

メモリブロック16.0~16.3の各々は、行列状に配置されたメモリセルMCと、メモリセルMCの行に対応して設けられるワード線WLO~WL511と、メモリセルMCの列に対応して設けられるコラム線対CSLO~CSL127とを含む。

[0018]

半導体装置 2 は、さらに、制御回路 8 から与えられたロウアドレス信号RAO ~RA8をデコードしワード線WLO~WL511を選択的に駆動するXデコーダ10を含む。Xデコーダ10は、メモリブロック16.0~16.3の内部アドレス指定された行(ワード線)を選択状態へ駆動するための図示しないワードドライバを含む。

[0019]

半導体装置 2 は、さらに、アドレス信号の入力に応じて活性化される信号 R A S O R X とコラムアドレス C A 1 ~ C A 7 とに応じて予備メモリセル行の選択をするか否かを示す信号 S C H I T を出力するプログラム&比較回路 2 4 と、制御信号 C D E および信号 S C H I T に応じて活性化されコラムアドレス C A 0 ~ C A 7 をデコードしてコラム選択線 C S L 0 ~ C S L 1 2 7 のいずれかを選択する

Yデコーダ12と、信号SCHITに応じてスペアコラム選択線SCSLを選択・するスペアYデコーダ28とを含む。

[0020]

・ 半導体装置 2 は、さらに、コラム選択線 C S L 0 ~ C S L 1 2 7 およびスペアコラム選択線 S C S L によって指定されるビット線対を外部とのデータ授受のために選択するマルチプレクサ18と、端子から与えられた信号 D Q を受けてマルチプレクサ18に伝達する入力回路 2 2 と、メモリブロック 1 6.0 ~ 16.3 からマルチプレクサ18を介して読出されるデータを端子に信号 D Q として出力する出力回路 2 0 とを含む。

[0021]

次に、動作の概略について説明する。

正規のメモリセルのうち不良のメモリセルにアクセスされた場合には、予備の メモリセルをその代わりにアクセスするようになっている。

[0022]

Xデコーダ10は、9ビットのアドレス信号により512行から1行を選択する。Yデコーダ12は、7ビットのアドレス信号CA1~CA7により、127列から1列を選択する。プログラム&比較回路24には不良列アドレスがプログラムされている。プログラム&比較回路24は、入力されたアドレス信号とプログラムされた不良列アドレスとを比較する。入力されたアドレス信号が不良列アドレスに一致すれば、信号SCHITがHレベルとなり、Yデコーダ12が動作禁止とされ、スペアYデコーダ28がスペアコラム選択線SCSLを活性化する

[0023]

一方、入力されたアドレス信号が不良列アドレスと一致しなければ、Yデコーダ12がアドレス信号CAO~CA7に従って列を選択する。このとき、スペア Yデコーダ28は動作禁止とされる。

[0024]

図2は、図1におけるプログラム&比較回路の構成を示すブロック図である。図2を参照して、プログラム&比較回路24は、プログラム&比較回路30~

33を含む。プログラム&比較回路30~33は、それぞれ図1のメモリブロッ·ク16.0~16.3に対応して設けられている。

[0025]

プログラム&比較回路30は、プログラム部40と、コンパレータ45とを含む。プログラム部40は、信号RASORXに応じて内蔵するヒューズの設定情報を信号FCA<7:1>として読出す。信号RASORXは、行活性化を指示するACTコマンドと入力されたアドレスとを認識することにより活性化される信号であり、コマンドACTの入力からコマンドPRE(プリチャージ)の入力までの間活性化が維持される。

[0026]

プログラム部40は、対応するメモリブロックにおいて予備列を使用する場合に切断されるヒューズ素子FUSESCEを含みブロック選択信号SCL<0>を出力するブロックプログラム回路42と、予備列に置換するべき不良列のアドレスを指定するためのヒューズ素子FUSECA1~FUSECA7を含み不良列に対応するアドレス信号FCA<7:1>を出力するアドレスプログラム回路44とを含む。

[0027]

コンパレータ45は、不良列に対応するアドレス信号FCA<7:1>と入力された列アドレス信号CA<7:1>とを各ビット毎比較して、アドレスが一致していたら予備列を選択するための信号SCHIT<0>を活性化する。

[0028]

なお、プログラム&比較回路31~33は、メモリブロック16.1~16.3にそれぞれ対応する信号SCHIT<1>~SCHIT<3>を出力する点がプログラム&比較回路30とは異なる。しかし、プログラム&比較回路31~33の内部の構成は、プログラム&比較回路30と同様であり、説明は繰り返さない。

[0029]

図3は、図2におけるプログラム部の構成を示す回路図である。

図3を参照して、プログラム部40は、対応するメモリブロックにおいて予備

列を使用する場合に切断されるヒューズ素子FUSESCEを含みブロック選択・信号SCL<0>を出力するブロックプログラム回路42と、予備列に置換するべき不良列のアドレスを指定するためのヒューズ素子FUSECA1~FUSE CA7を含み不良列に対応するアドレス信号FCA<1>~<7>を出力するアドレスプログラム回路44とを含む。

[0030]

ブロックプログラム回路42は、電源ノードとノードN1との間に接続されゲートに信号RASORXを受けるPチャネルMOSトランジスタ46と、接地ノードに一方端が接続されるヒューズ素子FUSESCEと、ヒューズ素子FUSESCEと、ヒューズ素子FUSESCEと、ヒューズ素子FUSESCEの他方端とノードN1との間に接続されゲートに信号RASORXを受けるNチャネルMOSトランジスタ48とを含む。

[0031]

ブロックプログラム回路42は、さらに、ノードN1の電位に対応する情報をラッチするラッチ回路50と、ラッチ回路50の出力と信号ZRAD<0>とを受けて信号SCL<0>を出力するNOR回路52とを含む。

[0032]

ラッチ回路50は、ノードN1に入力が接続されるインバータ58と、インバータ58の出力に応じてノードN1を電源電位に駆動するドライブ回路56と、信号RASORXとモード信号TMSIGとを受けるNAND回路54とを含む。NAND回路54の出力は、ドライブ回路56の駆動能力を変化させるための信号である。

[0033]

ドライブ回路 5 6 は、電源ノードとノードN 1 との間に接続されゲートにインバータ 5 8 の出力を受ける P チャネルM O S トランジスタ 6 0 と、電源ノードとノードN 1 との間に直列に接続される P チャネルM O S トランジスタ 6 2 , 6 4 とを含む。 P チャネルM O S トランジスタ 6 2 , 6 4 は、各ゲートにN A N D 回路 5 4 の出力、インバータ 5 8 の出力をそれぞれ受ける。

[0034]

アドレスプログラム回路44は、ビットプログラム回路71~77を含む。ビ

ットプログラム回路71~77は、それぞれヒューズ素子FUSECA1~FU・SECA7を含む。ヒューズ素子FUSECA1~FUSECA7はアドレスビーットCA1~CA7にそれぞれ対応する。

- [0035]

ビットプログラム回路71は、信号RASORXに応じてノードN2を電源ノードに接続する接続回路82と、接地ノードに一方端が接続されるヒューズ素子FUSECA1の他方端とノードN2との間に接続されゲートに信号SCL<0>を受けるNチャネルMOSトランジスタ86とを含む。

[0036]

接続回路82は、一方の入力がLレベルに固定され他方の入力に信号RASORXを受けるNOR回路88と、NOR回路88の出力を受けて反転するインバータ90と、電源ノードとノードN2との間に接続されゲートにインバータ90の出力を受けるPチャネルMOSトランジスタ92とを含む。

[0037]

ビットプログラム回路71は、さらに、ノードN2の電位に対応する情報をラッチするラッチ回路84と、ラッチ回路84の出力を受けて反転し、信号FCA

[0038]

ラッチ回路84は、ノードN2に入力が接続されるインバータ98と、インバータ98の出力に応じてノードN2を電源電位に駆動するドライブ回路96と、信号RASORXとモード信号TMSIGとを受けるNAND回路94とを含む。NAND回路94の出力は、ドライブ回路96の駆動能力を変化させるための信号である。

[0039]

ドライブ回路 9 6 は、電源ノードとノードN 2 との間に接続されゲートにインバータ 9 8 の出力を受ける P チャネルM O S トランジスタ 1 0 0 と、電源ノードとノードN 2 との間に直列に接続される P チャネルM O S トランジスタ 1 0 2, 1 0 4 は、各ゲートに

NAND回路94の出力、インバータ98の出力をそれぞれ受ける。

. [0040]

ビットプログラム回路72~77は、FUSECA1に代えてFUSECA2
・~FUSECA7を含み、対応する信号FCA<2>~FCA<7>を出力する 点がビットプログラム回路71と異なる。しかし、ビットプログラム回路72~ 77の他の内部の構成は、ビットプログラム回路71と同様であり説明は繰り返 さない。

[0041]

動作について簡単に説明する。対応するメモリブロックで冗長回路を使用する場合には、ヒューズ素子FUSESCEが切断される。たとえば、ヒューズ素子の切断はレーザー光線を用いて行なわれる。さらに、置換対象のアドレスに対応してヒューズ素子FUSECA1~FUSECA7のうちのいくつかが切断される。置換対象のアドレスの対応ビットが"H"ならば、ヒューズ素子の切断が行なわれる。

[0042]

ヒューズ素子FUSESCEが切断されると、ラッチ回路50によってノード N1はHレベルにラッチされる。その結果、信号SCL<0>がHレベルになる。すると、ビットプログラム回路71では、NチャネルMOSトランジスタ86が導通して、ヒューズ素子FUSECA1が切断されているか否かがラッチ回路84のラッチ結果に応じて、信号FCA<1>が出力される。

[0043]

また、他のビットプログラム回路 $72\sim7$ 7においても同様にヒューズ素子の切断状況の検知が行なわれ信号 $FCA<2>\sim FCA<7>$ が出力される。

[0044]

図4は、図2におけるコンパレータの構成を示した回路図である。

図4を参照して、コンパレータ45は、アドレス信号 $CA<1>\sim CA<7>$ にそれぞれ対応するビット比較回路 $111\sim117$ と、ビット比較回路 $111\sim117$ と、NAND回路130の出

力を受けて反転し信号SCHIT<0>を出力するインバータ132とを含む。 ・【0045】

ビット比較回路111は、信号SCL<0>を受けて反転するインバータ12 2 と、インバータ122の出力を受けて反転し信号SCEAを出力するインバータ124と、信号SCEAとアドレス信号CA<1>とを受けるNAND回路126の 出力を受けて反転し信号SCSF<1>を出力するクロックドインバータ128 と、信号FCA<1>がLレベルのときに活性化してアドレス信号CA<1>を 受けて反転し信号SCSF<1>を出力するクロックドインバータ120とを含む。

[0046]

ビット比較回路 1 1 2 ~ 1 1 7 についても、ビット比較回路 1 1 1 と同様な構成を有するのでその説明は繰り返さない。

[0047]

ビット比較回路111の動作を簡単に説明する。

ブロック 0 の予備メモリセル列が使用されない場合、つまり信号 S C L < 0 > が L レベルであるときには、信号 S C E A が L レベルであり N A N D 回路 1 2 6 の出力は H レベルである。

[0048]

このとき、図3のNチャネルMOSトランジスタ86は非導通状態のままであるので、ヒューズ素子が切断されていても切断されていなくても、信号FCA<1>~FCA<7>はすべてHレベルになる。

[0049]

ビット比較回路111では、クロックドインバータ120は非活性化され、クロックドインバータ128が活性化される。クロックドインバータ128によってNAND回路126の出力のHレベルが反転されて、信号SCSF<1>はLレベルとなる。

[0050]

信号SCSF<2>~SCSF<7>も同様にLレベルになるので、NAND

回路130は、Hレベルを出力しその結果信号SCHIT<0>はLレベルにな・る。したがって、メモリブロック16.0における置換動作は行なわれない。

[0051]

- つぎに、ブロック 0 の予備メモリセル列が使用される場合、つまり信号 SCL <0>がH レベルであるときには、信号 SCEA がH レベルでありNAND 回路 126 の出力は信号 CA <1> の反転値である。

[0052]

このとき、図3のNチャネルMOSトランジスタ86は導通状態になるので、 ヒューズ素子が切断されていれば信号FCA<1>はHレベルになる。一方、ヒューズ素子が切断されていなければ、信号FCA<1>はLレベルになる。不良アドレスの対応ビットが"1"であればヒューズを切断するので、結局信号FCA<1>は、不良アドレスの対応ビットCAが"1"であればHレベルとなり、対応ビットが"0"であればLレベルとなる。

[0053]

不良アドレスの対応ビットが"1"で信号FCA<1>がHレベルであれば、クロックドインバータ128が活性化される。すると信号CA<1>がHレベルであれば信号SCSF<1>はHレベルとなり、一方信号CA<1>がLレベルであれば信号SCSF<1>はLレベルとなる。結局、不良アドレスの対応ビット"1"に信号CA<1>が一致したときは信号SCSF<1>はHレベルになり、一致しないときはLレベルになる。

[0054]

逆に、不良アドレスの対応ビットが"O"で信号FCA<1>がLレベルであれば、クロックドインバータ120が活性化される。すると信号CA<1>がHレベルであれば信号SCSF<1>はLレベルとなり、一方信号CA<1>がLレベルであれば信号SCSF<1>はHレベルとなる。結局、不良アドレスの対応ビット"O"に信号CA<1>が一致したときは信号SCSF<1>はHレベルになり、一致しないときはLレベルになる。

[0055]

同様に、ビット比較回路112~117においても入力アドレスの対応ビット

と不良アドレスの対応ビットの比較が行なわれ、信号SCSF<2>~SCSF・<7>が出力される。

[0056]

- NAND回路130、インバータ132によって、すべての入力アドレスビットが不良アドレスビットに一致したときに、信号SCHIT<0>がHレベルに活性化されて、不良列と予備列の置換が行なわれる。

[0057]

図5は、本発明の半導体装置の通常動作モードでのCA1-CA7に対応する ヒューズの切断検知動作を説明するための動作波形図である。

[0058]

図3,5を参照して、時刻tOにおいてコマンドACTが入力され行の活性化が行なわれる。通常動作モードではモード信号TMSIGはLレベルに設定されている。また、ヒューズ素子FUSECA1は、レーザー光線によって切断されているが、切断は完全ではなく微小な残り部分があるとする。

[0059]

たとえば、時刻 t 1 においてライトコマンドWTが入力され、この時コラムアドレス信号CA<1>がHレベルであるとする。ヒューズが切断されていれば、図3のノードN2は、Hレベルに維持され信号FCA<1>もHレベルとなる。信号CA<1>と信号FCA<1>が一致するので、他のビットがすべて一致していればスペアコラムが選択されるようにスペアコラム選択線SCSLが活性化される。

[0060]

また、時刻 t 2 以降に示されるようにライトコマンドWTが入力され、この時コラムアドレス信号CA < 1 > が L レベルであるとする。ヒューズが切断されていれば、図<math>3 のノードN 2 は、H レベルに維持され信号<math>FCA < 1 > はH レベルとなる。信号<math>CA < 1 > と信号FCA < 1 > は一致しないので、スペアコラムは選択されずノーマルコラム選択線N C S L が活性化される。

[0061]

ところが、コマンドACTによる行の活性化からライトコマンドWTが入力さ

れるまでの時間 t R C D は最小値は規定があるが、最大値は規定がないので常に ・同じタイミングでライトコマンドW T が入力されるとは限らない。したがって、 時間 t R C D が長い読出動作や書込動作が行なわれる場合がある。

- [0062]

ヒューズが切断されていれば、図3のノードN2は、Hレベルに維持されているはずであるが、ヒューズ素子の切断が完全ではない場合にはノードN2の電位は低下する。プリチャージトランジスタ92で一旦プリチャージされたノードN2の寄生容量の電荷は徐々に接地電位に向けて抜けていき、ノードN2の電位はPチャネルMOSトランジスタ100の導通抵抗とNチャネルMOSトランジスタ86およびヒューズ素子FUSECA1の残り部分の合成抵抗との比で定まる分圧電位になる。

[0063]

ノードN2の電位がインバータ98のしきい値電圧よりも低くなると、インバータ98の出力は反転し、PチャネルMOSトランジスタ100はオフ状態となり、ノードN2の電位は最終的にはNチャネルMOSトランジスタ86およびヒューズ素子FUSECA1の残り部分によって接地電位になってしまう。このとき、Hレベルであるはずの信号FCA<1>はLレベルに変化してしまう。

[0064]

時刻 t 5 では、このような時間 t RCDが長い書込動作が行なわれた場合に入力されたコラムアドレス信号CA<1>がHレベルである場合を示す。本来Hレベルであるべき不良アドレスビットを示す信号FCA<1>はLレベルに変わっている。信号CA<1>と信号FCA<1>が一致しないので、スペアコラムは選択されず、ノーマルコラム選択線NCSLが活性化される。

[0065]

また、時刻 t 6 では、このような時間 t R C D が長い書込動作が行なわれた場合に入力されたコラムアドレス信号 C A < 1 > が L レベルである場合を示す。本来 H レベルであるべき不良アドレスビットを示す信号 F C A < 1 > は L レベルに変わっている。信号 C A < 1 > と信号 F C A < 1 > が一致するので、もし他のビットがすべて一致していればスペアコラムが選択されるようにスペアコラム選択

線SCSLが活性化される。

. [0066]

図6は、本発明の半導体装置の通常動作モードでのブロック選択に対応するヒューズの切断検知動作を説明するための動作波形図である。

[0067]

図3、図6を参照して、時刻 t O においてコマンドA C T が入力され行の活性化が行なわれる。通常動作モードではモード信号 T M S I G は L レベルに設定されている。また、ヒューズ素子 F U S E S C E は、レーザー光線によって切断されているが、切断は完全ではなく微小な残り部分があるとする。

[0068]

たとえば、時刻t1においてライトコマンドWTが入力されるとする。ヒューズが切断されていれば図3のノードN1はHレベルに維持され、信号ZRAD<0>がLレベルであることを前提として信号SCL<0>もHレベルとなる。このとき信号CA<1>~CA<7>と信号FCA<1>~FCA<7>とがそれぞれ一致していればスペアコラムが選択されるようにスペアコラム選択線SCSLが活性化される。

[0069]

ところが、コマンドACTによる行の活性化からライトコマンドWTが入力されるまでの時間 t RCDは最小値は規定があるが、最大値は規定がないので常に同じタイミングでライトコマンドWTが入力されるとは限らない。したがって、時間 t RCDが長い読出動作や書込動作が行なわれる場合がある。

[0070]

ヒューズが切断されていれば、図3のノードN1は、Hレベルに維持されているはずであるが、ヒューズ素子の切断が完全ではない場合にはノードN1の電位は低下する。プリチャージトランジスタ46で一旦プリチャージされたノードN1の寄生容量の電荷は徐々に接地電位に向けて抜けていき、ノードN1の電位はPチャネルMOSトランジスタ60の導通抵抗とNチャネルMOSトランジスタ48およびヒューズ素子FUSESCEの残り部分の合成抵抗との比で定まる分圧電位になる。

[0071]

- ノードN1の電位がインバータ58のしきい値電圧よりも低くなると、インバータ58の出力は反転し、PチャネルMOSトランジスタ60はオフ状態となり
- ・、ノードN1の電位は最終的にはNチャネルMOSトランジスタ48およびヒュ
 - ーズ素子FUSESCEの残り部分によって接地電位になってしまう。このとき
 - 、Hレベルであるはずの信号SCL<0>はLレベルに変化してしまう。

[0072]

時刻 t 4 では、このような時間 t RCDが長い書込動作が行なわれた場合を示す。時刻 t 4 において書込コマンドWTが入力されると、本来Hレベルであるべき信号 S C L < 0 > は L レベルに変わっている。信号 S C L < 0 > が L レベルであると、図3のビットプログラム回路 7 1 \sim 7 7 ではヒューズ素子の状態の読出が行なわれず、信号 F C A < 1 > \sim F C A < 7 > はすべて H V ベルとなる。

[0073]

そして、信号SCL<0>がL ν ベルで信号FCA<1>~FCA<7>はすべてH ν ベルとなった結果、図4のコンパレータ45は、信号SCHIT<0>をL ν ベルに設定する。 したがって、スペアコラムは選択されず、ノーマルコラム選択線NCSLが活性化される。

[0074]

図7は、本発明の半導体装置の救済モードでのブロック選択に対応するヒューズの切断検知動作を説明するための動作波形図である。

[0075]

図3,図7を参照して、時刻tOにおいてコマンドACTが入力され行の活性 化が行なわれる。救済モードではモード信号TMSIGはHレベルに設定されて いる。また、ヒューズ素子FUSESCEは、レーザー光線によって切断されて いるが、切断は完全ではなく微小な残り部分があるとする。

[0076]

たとえば、時刻t1においてライトコマンドWTが入力されるとする。ヒューズが切断されていれば図3のノードN1はHレベルに維持され、信号ZRAD<0>がLレベルであることを前提として信号SCL<0>もHレベルとなる。こ

のとき信号CA<1>~CA<7>と信号FCA<1>~FCA</r>
・ぞれ一致していればスペアコラムが選択されるようにスペアコラム選択線SCS
Lが活性化される。

. [0077]

時間 t R C D が長い書込動作が行なわれる場合について時刻 t 3 以降で説明する。

[0078]

ヒューズが切断されていれば、図3のノードN1は、Hレベルに維持されているはずである。図6では、ヒューズ素子の切断が完全ではない場合にノードN1の電位は低下し、信号SCE<0>がLレベルになってしまう場合を説明した。これに対し、救済モードでは、信号TMSIGがHレベルに設定されている。

[0079]

プリチャージトランジスタ46で一旦プリチャージされたノードN1の寄生容量の電荷は徐々に接地電位に向けて抜けていき、ノードN1の電位は分圧電位になるが、PチャネルMOSトランジスタ62,64が導通することにより分圧電位はインバータ58のしきい値電圧に比べて十分高い値にすることができる。インバータ58の出力は反転しないので信号SCL<0>はHレベルのままでありLレベルに反転してしまうことはない。

[0080]

したがって、時刻 t 4 において書込コマンドWTが入力されたときであっても、信号SCL<0>はHレベルのままである。通常動作モードでは切断部分の微小リークにより破線で示されるように誤動作していた置換回路が、実線で示されるように正常動作し時刻 t 4 ではスペアコラムが選択される。

[0081]

なお、図5で説明したCA1-CA7に対応するヒューズの切断検知動作についても、モード信号TMSIGを切換えることによりブロック選択に対応するヒューズの切断検知動作と同様な動作が行なわれる。つまり、モード信号TMSIGを切換えることによりラッチ回路のドライバの能力を増大させ、ヒューズ切断部分に微小リークが発生している場合でも正しく切断を認識させることができる

。このようにすれば、ラッチ回路のドライブ能力の向上により不良を解消するこ ・とができるか確認することができる。

[0082]

・ 以上の説明において、モード信号TMSIGは、図1のモードレジスタ9の設定に基づいて制御回路8から与えられる。しかし、モード信号TMSIGをヒューズ素子の切断によって変化させることができるようにしてもよい。そうすれば、マスク改訂なしで、歩留まりが悪い場合に不良判定されたチップをあとから救済することができる。

[0083]

図8は、ヒューズの切断に応じてモード信号TMSIGを変化させるモード信号発生回路の構成を示した回路図である。

[0084]

図8を参照して、モード信号発生回路140は、電源ノードとノードN4との間に接続されゲートに信号/PORを受けるPチャネルMOSトランジスタ142と、接地ノードに一方端が接続されるヒューズ素子FUSETMと、ヒューズ素子FUSETMの他方端とノードN4との間に接続されゲートに信号RASORXを受けるNチャネルMOSトランジスタ144とを含む。

[0085]

モード信号発生回路 1 4 0 は、さらに、ノードN 4 の電位に対応する情報をラッチ可路 1 4 6 を含む。

[0086]

ラッチ回路146は、ノードN4に入力が接続されるインバータ148と、ノードN4と電源ノードとの間に接続されインバータ148の出力をゲートに受けるPチャネルMOSトランジスタ150と、インバータ148の出力を受けて反転しモード信号TMSIGを出力するインバータ152とを含む。

[0087]

図示しないパワーオンリセット回路は、半導体装置に電源が投入されると信号 /PORをしばらくLレベルに保持し、その後Hレベルにすることによりリセットの解除を行う。 [0088]

リセット解除後にヒューズ素子FUSETMが切断されていないときには、ノードN4のレベルはLレベルになり、信号TMSIGもLレベルになる。

- [0089]

一方、リセット解除後にヒューズ素子FUSETMが切断されているときには ノードN4のレベルはHレベルになり、信号TMSIGもHレベルになる。

[0090]

図8に示すような回路を設けておけば、歩留まりが悪い場合にチップをあとから教済することができる。

[0091]

以上実施の形態1では、所定のモードに設定することにより、ラッチ回路内部のドライバの能力を通常動作モード時よりも増大させ、ヒューズ切断の認識抵抗を下げることができる。これにより、救済モードにおいてラッチ回路の内部のドライバ能力を増大させればヒューズの誤認識が解消するかどうかを確認することができる。また、ヒューズの誤認識が発生したチップを後から救済することもできる。

[0092]

[実施の形態2]

実施の形態1では、ヒューズ素子の状態をラッチするラッチ回路の内部のフィードバックループのPチャネルMOSトランジスタをテスト時には追加することによりドライバ能力を増大させる例について説明した。ラッチ回路の内部のフィードバックループのPチャネルMOSトランジスタを切換えて使用しても良い。

[0093]

図9は、ブロックプログラム回路の他の例を示した回路図である。

図9を参照して、ブロックプログラム回路202は、図3に示したブロックプログラム回路42の構成において、ラッチ回路50に代えてラッチ回路50Aを含む。ラッチ回路50Aは、入力ノードがノードN1Aであり、図3に示したラッチ回路50の構成においてドライブ回路56に代えてドライブ回路56Aを含む。ブロックプログラム回路202の他の構成は、図3に示したブロックプログ

ラム回路42の構成と同様であるので説明は繰り返さない。

. [0094]

ドライブ回路56Aは、一方の入力がノードN1Aに接続され他方の入力に信・号ZTMSIGを受けるNAND回路204と、電源ノードとノードN1Aとの間に接続されゲートにNAND回路204の出力を受けるPチャネルMOSトランジスタ206と、一方の入力がノードN1Aに接続され他方の入力にモード信号TMSIGを受けるNAND回路208と、電源ノードとノードN1Aとの間に接続されゲートにNAND回路208の出力を受けるPチャネルMOSトランジスタ210とを含む。

[0095]

信号ZTMSIGは、モード信号TMSIGの反転値であり通常動作モードではHレベルに設定される。したがって、ドライブ回路56Aにおいて、通常動作モードではPチャネルMOSトランジスタ206がノードN1Aを電源電位に駆動し、救済モードではPチャネルMOSトランジスタ210がノードN1Aを電源電位に駆動する。

[0096]

PチャネルMOSトランジスタ206よりもPチャネルMOSトランジスタ210の駆動能力を大きく設計しておけば、救済モードにおいてヒューズの状態の誤認識を改善することができる。

[0097]

図10は、図9に示したブロックプログラム回路の動作説明をするための動作 波形図である。

[0098]

図9、図10を参照して、信号TMSIGをLレベルからHレベルに切換えることにより、時刻 t 4 における t RCDが長い場合の書込時において、ノードN1 Aの波形をW1 からW2 に切換えることができる。これにより、救済モードにおいてヒューズの状態の誤認識を改善することができる。

[0099]

また逆に、PチャネルMOSトランジスタ206よりもPチャネルMOSトラ

ンジスタ210の駆動能力を小さく設計しておけば、信号TMSIGをLレベル・からHレベルに切換えることにより、時刻t4におけるtRCDが長い場合の書込時において、ノードN1Aの波形をW2からW1に切換えることができる。これにより、ヒューズの切断部分のリークを厳しく検出することもできる。

[0100]

なお、信号SCL<0>を発生するブロックプログラム回路に適用した例を説明したが、図3のビットプログラム回路71~77にドライバ切換えをする構成を適用してもよい。

[0101]

以上説明したように、ラッチ回路のドライバ追加だけでなく、切換えもできるようにすることで、ヒューズ切断部分の抵抗値の認識をどちらの方向にも切換えることができる。これにより、ヒューズ切断の誤認識を起こさない適切なマージンを持たせた最適なドライバサイズ調整が可能となる。

[0102]

[実施の形態3]

図11は、実施の形態3において用いられるブロックプログラム回路の構成を示す回路図である。

[0103]

図11を参照して、ブロックプログラム回路302は、電源ノードとノードN5との間に接続されゲートに信号RASORXを受けるPチャネルMOSトランジスタ316と、ノードN5とノードN6との間に接続されゲートに信号RASORXを受けるNチャネルMOSトランジスタ318と、ノードN6とノードN7との間に接続されるヒューズ素子FUSESCEAと、ノードN7と接地ノードとを信号TMSIG0~TMSIG2に応じて接続する接続回路330とを含む。

[0104]

ブロックプログラム回路302は、さらに、ノードN5の電位を保持するラッチ回路320と、ラッチ回路320の出力と信号ZRAD<0>とを受けて信号SCL<0>を出力するNOR回路322とを含む。

[0105]

接続回路330は、ノードN7と接地ノードとの間に並列に接続されるNチャネルMOSトランジスタ332,334,336を含む。NチャネルMOSトランジスタ332は、ゲートに信号TMSIG0を受けており、導通時の抵抗値はR0である。NチャネルMOSトランジスタ334は、ゲートに信号TMSIG1を受けており、導通時の抵抗値はR1である。NチャネルMOSトランジスタ336は、ゲートに信号TMSIG2を受けており、導通時の抵抗値はR2である。なお、抵抗値R0~R2の間には、R0<R1<R2の関係がある。

[0106]

信号TMSIGO~TMSIG2の設定は、たとえば、通常動作モードでは信号TMSIG1がHレベルに設定され信号TMSIG0、TMSIG2はLレベルに設定されるようにしておく。そして、動作モードを選択することにより信号TMSIG0~TMSIG2の活性化の組合せを変えるようにすればヒューズ切断部分の抵抗値の認識を厳しくしたり緩めたりする調整を行なうことができる。

[0107]

たとえば、信号TMSIG0を活性化し、信号TMSIG1, TMSIG2を 非活性化すれば、抵抗が小さいNチャネルMOSトランジスタ332でノードN 7が接地ノードに接続される。このときには、接続回路330に通常動作モード よりも電流が多く流れる状態となるので、ノードN5をLレベルに引き下げる。 したがってヒューズの切断を厳しくチェックすることができる。

[0108]

これに対し、信号TMSIG2を活性化し、信号TMSIG0, TMSIG1を非活性化すれば、抵抗が大きいNチャネルMOSトランジスタ336でノードN7が接地ノードに接続される。このときには、接続回路330に通常動作モードよりも電流が少なく流れる状態となる。したがってヒューズの切断の判断を緩めてチェックすることができる。

[0109]

このように、ヒューズ部と接地ノードとの間に電流値を調整する接続回路を挿 入することにより、ヒューズ素子が完全に切断されない場合に対する切断の認識 の加減を調整することができる。信号TMSIGO〜TMSIG2の活性化の組・合せ次第で調整幅は大きくできる。たとえば、あるモードで信号TMSIGO〜TMSIG2のうちの複数を活性化しても良い。

[0110]

「実施の形態4]

図12は、実施の形態4で用いられるブロックプログラム回路342の構成を 示す回路図である。

[0111]

図12を参照して、ブロックプログラム回路342は、図11で説明したブロックプログラム回路302の構成において接続回路330に変えて接続回路33 0Aを含む。ブロックプログラム回路342の他の部分の構成は、図11で説明 したブロックプログラム回路302と同様であるので説明は繰返さない。

[0112]

接続回路330Aは、ノードN8に中間電圧を出力する電圧発生回路344と、ノードN7と接地ノードとの間に接続されゲートがノードN8に接続されるNチャネルMOSトランジスタ346とを含む。

[0113]

電圧発生回路 3 4 4 は、電源ノードとノードN 8 との間に接続されゲートに信号TMSIG0を受けるNチャネルMOSトランジスタ 3 4 8 と、ノードN 8 とノードN 9 との間に接続されゲートに信号TMSIG1を受けるNチャネルMOSトランジスタ 3 5 0 と、ノードN 9 と接地ノードとの間に接続されゲートに信号TMSIG2を受けるNチャネルMOSトランジスタ 3 5 2 とを含む。

[0114]

電圧発生回路344は、さらに、電源ノードとノードN8との間に接続される抵抗素子354と、ノードN8とノードN9との間に接続される抵抗素子356と、ノードN9と接地ノードとの間に接続される抵抗素子358とを含む。

[0115]

電圧発生回路344では、NチャネルMOSトランジスタ348,350,3 52を選択的に導通状態とすることによりノードN8の分圧電位を変更すること ができる。これによりNチャネルMOSトランジスタ346のゲート電位を制御・し、ノードN5を接地電位に駆動する能力を調整することができる。

[0116]

たとえば、通常動作モードでは、信号TMSIG0~TMSIG2はともにL レベルに非活性化されているとする。すると、NチャネルMOSトランジスタ3 460ゲートには、抵抗素子354~358によって分圧された中間電圧が与えられる。

[0117]

信号TMSIGOを活性化し、信号TMSIG1, TMSIG2を非活性化すれば、ノードN8はNチャネルMOSトランジスタ348によって電源電位に接続される。このときには、NチャネルMOSトランジスタ346に電流が多く流れる状態となるので、ノードN5をLレベルに引き下げる。したがってヒューズの切断を厳しくチェックすることができる。

[0118]

これに対し、信号TMSIG1を活性化し、信号TMSIG0, TMSIG2を非活性化すれば、抵抗素子356の両端は接続され、抵抗素子による分圧比が変化し、ノードN8の中間電位が通常動作モード時よりも下がる。このときには、NチャネルMOSトランジスタ346に流れる電流が通常動作モード時よりも少ない状態となる。したがってヒューズの切断の判断を緩めてチェックすることができる。

[0119]

実施の形態4に示した構成においても、実施の形態3と同様な効果を得ることができる。

[0120]

「実施の形態5]

実施の形態3で説明した電流調整を行なう接続回路を複数のヒューズ回路部で 共有することもできる。

[0121]

図13は、実施の形態5におけるヒューズ回路部の構成を示した回路図である

• [0122]

図13を参照して、ヒューズ回路402,404,406,408,410が ・共通のノードN10に接続される。ノードN10と接地ノードとの間には接続回 路412が設けられる。

[0123]

[0124]

ヒューズ回路402は、電源ノードとノードN11との間に接続されゲートに信号RASORXを受けるPチャネルMOSトランジスタ416と、ノードN11とノードN12との間に接続されゲートに信号RASORXを受けるNチャネルMOSトランジスタ418と、ノードN12とノードN10との間に接続されるヒューズ素子FUSESCEBと、ノードN11の電位をラッチするラッチ回路420と、ラッチ回路420の出力と信号ZRAD<0>とを受けて信号SCL<0>を出力するNOR回路422とを含む。ラッチ回路420は、ノードN11に入力が接続されるインバータ424と、電源ノードとノードN11との間に接続されインバータ424の出力をゲートに受けるPチャネルMOSトランジスタ426とを含む。

[0125]

ヒューズ回路402は第1番目のヒューズ素子を含む。ヒューズ回路404,406,408,410は、それぞれ第2、第3、第4、第N番目のヒューズ素子を含む。ヒューズ回路404,406,408,410に含まれるヒューズ素子は、図3のヒューズ素子FUSECA1~FUSECA7であってもよいし、

全く無関係のヒューズ素子でもよい。

• [0126]

このような方法をとることにより、全体の冗長回路をコンパクトな構成とする ・ことができる。

[0127]

[実施の形態6]

図14は、実施の形態6で用いられるヒューズ回路部の構成を示した回路図である。

[0128]

図14を参照して、実施の形態6のヒューズ回路部は、信号RASORXと信号TMSIGとを受けるNAND回路502と、電源ノードとノードN12との間に接続されゲートにNAND回路502の出力を受けるPチャネルMOSトランジスタ500と、ノードN12の共通に接続されるヒューズ回路504,506,508,510,512とを含む。

[0129]

ヒューズ回路504は、電源ノードとノードN13との間に接続されゲートに信号RASORXを受けるPチャネルMOSトランジスタ546と、一方端が接地ノードに接続されるヒューズ素子FUSESCECと、ヒューズ素子FUSESCECの他方端とノードN13との間に接続されゲートに信号RASORXを受けるNチャネルMOSトランジスタ548と、ノードN13の電位をラッチするラッチ回路550と、ラッチ回路550の出力と信号ZRAD<0>とを受けて信号SCL<0>を出力するNOR回路552とを含む。ラッチ回路550は、電源ノードとノードN13との間に接続されゲートにインバータ558の出力を受けるPチャネルMOSトランジスタ560と、ノードN12とノードN13との間に接続されゲートにインバータ558の出力を受けるPチャネルMOSトランジスタ564とを受ける。インバータ558の出力はNOR回路552に対してラッチ回路550の出力として与えられる。

[0130]

ヒューズ回路506~512は、図3に示したヒューズ素子FUSECA1~

FUSECA7を含むものでもよいし、他の無関係なヒューズ素子を含むもので があってもよい。

[0131]

このような構成をとることによっても、全体の冗長回路をコンパクトにすることができる。

[0132]

[実施の形態7]

ヒューズの切断状態の判定を、判定期間を可変にすることにより調整することもできる。

[0133]

図15は、実施の形態7に用いられるヒューズ回路の構成を示す回路図である

[0134]

図15を参照して、実施の形態7のヒューズ回路は、制御信号TM1~TM3に応じて判定期間を示す信号WINDOWのパルス幅を変えるパルス発生回路600と、信号WINDOWで示される期間においてヒューズ素子の切断の状態を判定するヒューズ回路602とを含む。

[0135]

ヒューズ回路602は、電源ノードとノードN14との間に接続されゲートに信号RASORXを受けるPチャネルMOSトランジスタ606と、一方端が接地ノードに接続されるヒューズ素子FUSESCEDと、ヒューズ素子FUSESCEDの他方端とノードN14との間に接続されゲートに信号RASORXを受けるNチャネルMOSトランジスタ608とを含む。

[0136]

ヒューズ回路 602 は、さらに、ノードN 14 とノードN 15 とを信号W I N D O W に応じて接続する接続回路 609 と、ノードN 15 の電位をラッチするラッチ回路 610 と、ラッチ回路 610 の出力と信号 Z R A D <0> とを受けて信号 S C L <0> を出力する N O R 回路 612 とを含む。

[0137]

接続回路609は、信号WINDOWを受けて反転するインバータ624と、
・ノードN14とノードN15との間に接続されインバータ624の出力をゲート
に受けるPチャネルMOSトランジスタ628と、ノードN14とノードN15
・との間に接続されゲートに信号WINDOWを受けるNチャネルMOSトランジスタ626とを含む。

[0138]

ラッチ回路 6 1 0 は、ノードN 1 5 に入力が接続されるインバータ 6 3 0 と、電源ノードとノードN 1 5 との間に接続されインバータ 6 3 0 の出力をゲートに受ける P チャネルM O S トランジスタ 6 3 2 とを含む。

[0139]

パルス発生回路600は、信号TM1に応じて活性化し所定の短い遅延時間で信号WINDOW_ORGを反転遅延して出力する反転遅延回路614と、制御信号TM2に応じて活性化され信号WINDOW_ORGを反転遅延回路614よりも長い中程度の反転時間で反転遅延して出力する反転遅延回路616と、制御信号TM3に応じて活性化され信号WIMDOW_ORGを反転遅延回路616よりもさらに長い遅延時間で反転遅延して出力する反転遅延回路618とを含む。

[0140]

パルス発生回路600は、さらに、NAND回路620と、NAND回路620の出力を受けて反転し信号WINDOWとを出力するインバータ622とを含む。NAND回路620の一方の入力には信号WINDOW_ORGが与えられる。NAND回路620の他方の入力は、反転遅延回路614,616,618の出力が1つに接続されたノードN19に接続される。反転遅延回路614,616,618の入力はともにノードN16に接続される。ノードN16には信号WINDOW ORGが与えられる。

[0141]

反転遅延回路 6 1 4 は、制御信号 TM 1 を受けて反転するインバータ 6 3 4 と 、ノードN 1 6 とノードN 1 7 との間に接続されゲートにインバータ 6 3 4 の出 力を受ける P チャネルM O S トランジスタ 6 3 6 と、ノードN 1 6 とノードN 1 7との間に接続されゲートに制御信号TM1を受けるNチャネルMOSトランジ・スタ638と、ノードN17と接地ノードとの間に接続されゲートにインバータ 634の出力を受けるNチャネルMOSトランジスタ640とを含む。

. [0142]

反転遅延回路614は、さらに、ノードN17に初段の入力が接続されノードN18に最終段の出力が接続される奇数段のインバータチェーン642と、ノードN18とノードN19との間に接続されゲートにインバータ634の出力を受けるPチャネルMOSトランジスタ644と、ノードN18とノードN19との間に接続されゲートに制御信号TM1を受けるNチャネルMOSトランジスタ646とを含む。

[0143]

反転遅延回路 6 1 6 , 6 1 8 においては制御信号TM 1 に代えて制御信号TM 2 , TM 3 がそれぞれ与えられる。また、インバータチェーン 6 4 2 の長さは反転遅延回路 6 1 4 、 6 1 6 、 6 1 8 の順に長さが長くなるように設定される。他の部分の反転遅延回路 6 1 6 , 6 1 8 の構成は、反転遅延回路 6 1 4 と同様であるので説明は繰返さない。

[0144]

図16は、図15に示した回路の動作を説明するための動作波形図である。

図15、図16を参照して、コマンドACTが時刻t0において入力されるとこれに応じて信号WINDOW_ORGが立上がり、この立上がりからの遅延時間によって信号WINDOWのパルス幅はそれぞれ制御信号TM1, TM2, TM3を活性化したときで図のように異なる。これにより、ノードN14とノードN15が接続される期間を変化させることができる。

[0145]

制御信号TM1~TM3を使うことにより、ヒューズの切断状態によってノードN14の電位の変化のタイミングがCASEA, CASEBのように異なるデバイスが存在しても、ウィンドウパルス幅をコントロールすることにより不良と認識させることができる一方、それとは逆に制御信号TM1を使用することにより不良でないと認識させることも可能となる。

[0146]

・ 図17は、図15に示した構成の変形例を示す回路図である。

図17では、図15の構成においてパルス発生回路600に代えてパルス発生・回路600Aを設ける。パルス発生回路600Aは、信号WINDOW_ORGと信号RASとを受けるNAND回路652と、電源ノードとノードN20との間に接続されゲートにNAND回路652の出力を受けるPチャネルMOSトランジスタ654と、信号RASORXと外部端子から入力される信号EXTWINとを受けるNAND回路656と、NAND回路656の出力を受けるインバータ658と、ノードN20と接地ノードとの間に接続されゲートにインバータ658の出力を受けるNチャネルMOSトランジスタ660とを含む。

[0147]

パルス発生回路 6 0 0 A は、さらに、ノードN 2 0 に入力が接続されるインバータ 6 6 1 と、インバータ 6 6 1 の出力を反転しノードN 2 0 に出力するインバータ 6 6 2 と、インバータ 6 6 1 の出力を反転し信号W I N D O W を出力するインバータ 6 6 3 とを含む。インバータ 6 6 1 、6 6 2 は、ノードN 2 0 の電位を保持するラッチ回路を形成する。

[0148]

図18は、図17に示した回路の動作を説明するための動作波形図である。

図17、図18を参照して、時刻t0においてコマンドACTが入力されこれに応じて信号WINDOW_ORGがパルス状に活性化される。外部端子から与えられる信号EXTWINはコマンドACTが与えられるときにはLレベルに設定されている。信号WINDOW_ORGの立上がりに応じて信号WINDOWがLレベルからHレベルに活性化される。

[0149]

そして時刻 t 4 ~ t 5 において信号EXTWINがLレベルからHレベルに立上げられると、これに応じて信号WINDOWがHレベルからLレベルに立下げられる。信号EXTWINの立上げタイミングを変化させることにより信号WINDOWの活性期間を制御することができる。

[0150]

以上説明したように、実施の形態7に示した構成を用いても、ヒューズ素子が ・完全に切断されない場合に対する切断の認識の加減を調整することができる。

[0151]

・ 今回開示された実施の形態はすべての点で例示であって制限的なものではない と考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範 囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更 が含まれることが意図される。

[0152]

【発明の効果】

本発明によれば、ヒューズ素子が完全に切断されない場合に対する切断の認識 の加減を調整することができる。したがって、ヒューズ素子の切断部分にリーク 電流が流れる場合であっても、切断状態を誤認識することを避けることができる

【図面の簡単な説明】

- 【図1】 従来の半導体装置2の構成を示した概略ブロック図である。
- 【図2】 図1におけるプログラム&比較回路の構成を示すブロック図である。
 - 【図3】 図2におけるプログラム部の構成を示す回路図である。
 - 【図4】 図2におけるコンパレータの構成を示した回路図である。
- 【図5】 本発明の半導体装置の通常動作モードでのCA1-CA7に対応 するヒューズの切断検知動作を説明するための動作波形図である。
- 【図 6 】 本発明の半導体装置の通常動作モードでのブロック選択に対応するヒューズの切断検知動作を説明するための動作波形図である。
- 【図7】 本発明の半導体装置の救済モードでのブロック選択に対応するヒューズの切断検知動作を説明するための動作波形図である。
- 【図8】 ヒューズの切断に応じてモード信号TMSIGを変化させるモード信号発生回路の構成を示した回路図である。
 - 【図9】 ブロックプログラム回路の他の例を示した回路図である。
 - 【図10】 図9に示したブロックプログラム回路の動作説明をするための

動作波形図である。

- 【図11】 実施の形態3において用いられるブロックプログラム回路の構成を示す回路図である。
- 【図12】 実施の形態4で用いられるブロックプログラム回路342の構成を示す回路図である。
- 【図13】 実施の形態5におけるヒューズ回路部の構成を示した回路図である。
- 【図14】 実施の形態6で用いられるヒューズ回路部の構成を示した回路図である。
- 【図15】 実施の形態7に用いられるヒューズ回路の構成を示す回路図である。
 - 【図16】 図15に示した回路の動作を説明するための動作波形図である
 - 【図17】 図15に示した構成の変形例を示す回路図である。
 - 【図18】 図17に示した回路の動作を説明するための動作波形図である

【符号の説明】


2 半導体装置、8 制御回路、9 モードレジスタ、10 Xデコーダ、12 Yデコーダ、16.0~16.3 メモリブロック、18 マルチプレクサ、20 出力回路、22 入力回路、24,30~33 プログラム&比較回路、28 スペアYデコーダ、40 プログラム部、42,202,302,342 ブロックプログラム回路、44 アドレスプログラム回路、45 コンパレータ、50,50A,84,146,320,420,550,610 ラッチ回路、56,56A,96 ドライブ回路、71~77 ビットプログラム回路、82,330,330A,412,609 接続回路、111~117 ビット比較回路、120,128 クロックドインバータ、140 モード信号発生回路、344 電圧発生回路、354~358 抵抗素子、402,404,406,408,410,504,506,508,510,512,602 ヒューズ回路、600,600A パルス発生回路、642,652 インバータ

特2003-055262


チェーン、614,616,618 反転遅延回路、FUSECA1~FUSE
·CA7, FUSESCE, FUSESCEA~FUSESCED, FUSETM
ヒューズ素子、MC メモリセル、CSL0~CSL127 コラム選択線、
- SCSL スペアコラム選択線、WL0~WL511 ワード線。

【書類名】 図面


【図1】




【図2】




【図3】




【図4】




【図5】




[図6]




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】




【図14】




【図15】




【図16】



【図17】



【図18】



【書類名】

要約書

~【要約】

【課題】 ヒューズの切断の認識誤りを起こしにくい半導体装置を提供する。

【解決手段】 モード信号TMSIGを切換えることにより、通常モードに比べてラッチ回路50,84のドライブ回路56,96の能力を増大させることができる。これにより、ヒューズ素子FUSESCE,FUSECA1~FUSECA7の切断部分に微小リークが発生している場合でも正しく切断を認識させることができる。このようにすれば、ラッチ回路50,84のドライブ能力の向上によりヒューズの切断の認識誤りをを解消することができる。

【選択図】

図 3

出願人履歴情報

識別番号

[000006013]

1. 変更年月日

1990年 8月24日

[変更理由]

新規登録

住 所

東京都千代田区丸の内2丁目2番3号

氏 名

三菱電機株式会社